概述：TMS320VC5409AGWS12 定點數(shù)字信號處理器 (DSP) 基于先進的改良的哈佛架構，具有一條程序存儲器總線和三條數(shù)據(jù)存儲器總線。該處理器提供高并行度算術邏輯單元 (ALU)、針對應用的硬件邏輯、片上存儲器和其他片上外設。Texas Instruments TMS320VC5409A的操作靈活性和…
概述：
TMS320VC5409AGWS12 定點數(shù)字信號處理器 (DSP) 基于先進的改良的哈佛架構，具有一條程序存儲器總線和三條數(shù)據(jù)存儲器總線。該處理器提供高并行度算術邏輯單元 (ALU)、針對應用的硬件邏輯、片上存儲器和其他片上外設。Texas Instruments TMS320VC5409A的操作靈活性和速度的基礎是一套高度專業(yè)化的指令集。
單獨的程序和數(shù)據(jù)空間允許同時訪問程序指令和數(shù)據(jù)，從而提供高并聯(lián)度。在一個周期內可以執(zhí)行兩個讀取操作和一個寫入操作。具有并行存儲和應用特定指令的指令可以充分利用此架構。此外，數(shù)據(jù)還可以在數(shù)據(jù)和程序空間之間傳輸。這種并行技術支持強大的算術、邏輯和位操作運算，這些均可在一個機器周期內執(zhí)行。該器件還包括用于管理中斷、重復操作和功能呼叫的控制機制。
產(chǎn)品：TMS320VC5409AGWS12
核心：C54x
時鐘頻率：20 MHz
封裝：BGA-144
功能框圖：
特性：
先進的Multibus架構，具有三條獨立的16位數(shù)據(jù)存儲器總線和一條程序存儲器總線
40位算術邏輯單元 (ALU)，包括一個40位桶形移位器和兩個獨立的40位累加器
17- ×17位并行倍頻器，耦合到一個40位專用網(wǎng)絡延長器上，用于非流水線單周期乘法/累加 (MAC) 操作
比較、選擇和存儲單元 (CSSU)，以便添加/比較Viterbi操作人員的選擇
指數(shù)編碼器，用于計算一個周期內40位累加器值的指數(shù)值
兩個地址發(fā)生器，帶八個輔助寄存器和兩個輔助寄存器算法單元 (ARAU)
具有總線支架功能的數(shù)據(jù)總線
擴展尋址模式，用于8M\xD7 × 16位最大可尋址外部程序空間
32K × 16位片上RAM，包括
四塊8K\xD7 16位片上雙存取程序/數(shù)據(jù)RAM
16K\xD7×16位片上ROM，配置用于程序存儲器
增強型外部并行接口 (XIO2)
單指令重復和塊重復操作，用于程序代碼
塊-內存-移動指令，實現(xiàn)更好的編程和數(shù)據(jù)管理
帶32位長字操作數(shù)的指令
帶兩個或三個操作數(shù)讀取的指令
帶并行存儲和并行負載的算術指令
條件存儲指令
中斷快速返回
片上外設
軟件可編程等待狀態(tài)發(fā)生器和可編程組切換
片上可編程鎖相環(huán) (PLL) 時鐘發(fā)生器，帶內部振蕩器或外部時鐘源
一個16位定時器
6通道直接內存訪問 (DMA) 控制器
三個多通道緩沖式串行端口（McBSP）
8/16位增強型并行主機端口接口 (HPI8/16)
帶IDLE1、IDLE2和IDLE3指令的功耗控制，具有掉電模式
CLKOUT關閉控制，禁用CLKOUT
基于片上掃描的仿真邏輯，IEEE Std 1149.1 (JTAG) 邊界掃描邏輯
144引腳球柵陣列 (BGA)（GGU后綴）
144引腳薄型四方扁平封裝 (LQFP)（PGE后綴）
6.25ns單周期定點指令執(zhí)行時間 (160 MIPS)
8.33ns單周期定點指令執(zhí)行時間 (120 MIPS)
3.3V I/O電源電壓（160和120 MIPS）
1.6V內核電源電壓 (160 MIPS)
1.5V內核電源電壓 (120 MIPS)
電話咨詢：86-755-83294757
企業(yè)QQ：1668527835/ 2850151598/?2850151584/ 2850151585
服務時間：9:00-18:00
聯(lián)系郵箱：chen13410018555@163.com/sales@hkmjd.com
公司地址：廣東省深圳市福田區(qū)振中路新亞洲國利大廈1239-1241室
CopyRight?2022 版權歸明佳達電子公司所有 粵ICP備05062024號-12
官方二維碼
友情鏈接:
最新資訊
